

⑫ 公開特許公報(A) 平3-261211

⑪ Int. Cl.⁵

H 03 H 15/00
H 04 N 9/78

識別記号

庁内整理番号

A 7259-5 J
7033-5 C

⑬ 公開 平成3年(1991)11月21日

審査請求 未請求 請求項の数 1 (全9頁)

⑭ 発明の名称 3ラインくし型フィルタ

⑮ 特 願 平2-59712

⑯ 出 願 平2(1990)3月9日

⑰ 発 明 者 瀬 沼 俊 隆 東京都品川区北品川6丁目7番35号 ソニー株式会社内
⑱ 出 願 人 ソ ニ ー 株 式 有 限 公 司 東京都品川区北品川6丁目7番35号
⑲ 代 理 人 弁理士 小松 祐治

明 細 書

1. 発明の名称

3ラインくし型フィルタ

2. 特許請求の範囲

信号入力端子から入力された映像信号が第1及び第2の遅延線を経ることによって映像信号の本信号に関して水平走査周期の時間間隔をもって遅延された第1及び第2の遅延信号が得られるようにすると共に、本信号と第1の遅延信号との差信号を得るための第1の減算器と、第1の遅延信号と第2の遅延信号との差信号を得るための第2の減算器と、第1又は第2の減算器の出力信号を選択したりあるいはこれらの信号が出力されないように切換えを行なう切換部と、切換部において選択された信号が入力される振幅制限回路と、振幅制限回路の出力信号が入力されるレベル調整回路と、第1の遅延信号とレベル調整回路の出力信号との差信号を得てこれを信号出力端子に送出する

第3の減算器とを備えた3ラインくし型フィルタであって、

本信号、第1及び第2の遅延信号の3者間における信号レベルの大小関係にもとづいて垂直相関性の高低について判断し、該判断結果に応じた信号を切換部に送出してその切換制御を行なう制御部を設け、制御部によって相関性が高いと判断されたときに切換部において第1、第2の遅延信号が選択されないようにし、相関性が低いと判断されたときに本信号又は第2の遅延信号と第1の遅延信号との差信号が選択されるように制御するか、又は、相関性が高い場合には本信号と第2の遅延信号のうち、そのレベルが第1の遅延信号のレベルに近い方と第1の遅延信号との差信号が選択されるように、相関性が低い場合には本信号と第2の遅延信号のうち、そのレベルが第1の遅延信号のレベルから遠い方と第1の遅延信号との差信号が選択されるように制御を行なう

ことを特徴とする3ラインくし型フィルタ

3. 発明の詳細な説明

本発明3ラインくし型フィルタを以下の項目に従って説明する。

- A. 産業上の利用分野
- B. 発明の概要
- C. 従来技術〔第3図〕
- D. 発明が解決しようとする課題
- E. 課題を解決するための手段
- F. 実施例〔第1図、第2図〕
 - a. 回路構成〔第1図〕
 - b. 動作〔第2図〕
 - c. アルゴリズムに関する変形例
 - d. 作用
- G. 発明の効果

(A. 産業上の利用分野)

本発明は新規な3ラインくし型フィルタに関する。詳しくは、VTR（ビデオテープレコーダ）における再生輝度信号のノイズ除去等に使用される新規な3ラインくし型フィルタを提供しようと

設け、制御部によって相関性が高いと判断されたときに切換部において第1、第2の遅延信号が選択されないようにし、相関性が低いと判断されたときに本信号又は第2の遅延信号と第1の遅延信号との差信号が選択されるように制御するか、又は、相関性が高い場合には本信号と第2の遅延信号のうち、そのレベルが第1の遅延信号のレベルに近い方と第1の遅延信号との差信号が選択されるように、相関性が低い場合には本信号と第2の遅延信号のうち、そのレベルが第1の遅延信号のレベルから遠い方と第1の遅延信号との差信号が選択されるように制御を行ない、相関性の高い場合より低い場合の方が切換部において選択され、ノイズ成分と見なされる信号のレベルが大きくなるように信号選択制御を行なうようにしたものであり、これによって、垂直相関性の低いノイズ成分に対してのみくし型フィルタを深くかけ、縦だれ等の弊害を伴うことなくノイズ除去の効果を向上させることができるようにしたものである。

するものである。

(B. 発明の概要)

本発明3ラインくし型フィルタは、各々水平走査周期の遅延時間を有する第1及び第2の遅延線によって得られる3ライン信号のうち、第1の遅延線が出力する第1の遅延信号と他の2つの信号との差信号が各々第1及び第2の減算器によって得られるようにすると共に、第1又は第2の減算器の出力信号を選択したりあるいはこれらの信号が出力されないように切換えを行なう切換部を設け、該切換部の出力信号が振幅制限回路やレベル調整回路を経て第3の減算器に送出され、ここで第1の遅延信号とレベル調整回路の出力信号との差信号が作られた後最終出力として取り出されるようにした3ラインくし型フィルタであって、本信号、第1及び第2の遅延信号の3者間における信号レベルの大小関係にもとづいて垂直相関性の高低について判断し、該判断結果に応じた信号を切換部に送出してその切換制御を行なう制御部を

(C. 従来技術)〔第3図〕

ビデオテープレコーダ等においては、映像信号の垂直相関性を利用したくし型フィルタがノイズの除去等の目的に用いられている。

例えば、再生Y（輝度）信号に関するくし型フィルタとしては、第3図に示すような回路aが知られている。

図中bは信号入力端子であり、再生Y信号（これを「Y₁」と記す。）が入力される。

信号Y₁は3つに分岐し、その1つが出力段の減算器cにそのまま送られ、残りの2つのうちの一方が減算器dに送られ、他方が1H（1水平走査周期）遅延線eを介して減算器dに送出される。

減算器dにおいては、入力信号Y₁から1H遅延線eによる遅延信号が差し引かれることによって垂直相関性の低いノイズ成分が取り出される。

そして、減算器dの出力信号がリミッターf、

アッテネータ g を介して減算器 c に送出される。

減算器 c においては入力信号 Y_1 からアッテネータ g の出力信号が差し引かれ、ノイズが除去された信号が最終出力（これを「 Y_0 。」とする。）として出力端子 h に得られることになる。

(D. 発明が解決しようとする課題)

ところで、上記したようなくし型フィルタにあっては、映像信号のうち垂直相関性の低い部分に関するくし型フィルタによるノイズ除去効果を高めるためにくし型フィルタを深くかけ過ぎると、かえって悪影響が生じてしまい、画面の縦方向におけるにじみ、所謂縦だれ等の弊害の方が顕著になってしまうという問題がある。

(E. 課題を解決するための手段)

そこで、本発明3ラインくし型フィルタは上記した課題を解決するために、各々水平走査周期の

信号が選択されるように制御するか、又は、相関性が高い場合には本信号と第2の遅延信号のうち、そのレベルが第1の遅延信号のレベルに近い方と第1の遅延信号との差信号が選択されるように、相関性が低い場合には本信号と第2の遅延信号のうち、そのレベルが第1の遅延信号のレベルから遠い方と第1の遅延信号との差信号が選択されるように制御を行なうものである。

従って、本発明によれば、制御部によって3ライン信号のレベルから垂直相関性の高低が判断され、相関性が低いときのみくし型フィルタが深くかかるようにすることができ、縦だれ等の弊害を伴うことなくノイズ除去の効果を得ることができ。

(F. 実施例) [第1図、第2図]

以下に、本発明3ラインくし型フィルタの詳細を図示した実施例に従って説明する。

図示した実施例は本発明をVTRにおける再生 Y 信号処理に係るくし型フィルタに適用した例

遅延時間を有する第1及び第2の遅延線によって得られる3ライン信号のうち、第1の遅延線が出力する第1の遅延信号と他の2つの信号との差信号が各々第1及び第2の減算器によって得られるようにすると共に、第1又は第2の減算器の出力信号を選択したりあるいはこれらの信号が出力されないように切換えを行なう切換部を設け、該切換部の出力信号が振幅制限回路やレベル調整回路を経て第3の減算器に送出され、ここで第1の遅延信号とレベル調整回路の出力信号との差信号が作られた後最終出力として取り出されるようにした3ラインくし型フィルタであって、本信号、第1及び第2の遅延信号の3者間における信号レベルの大小関係にもとづいて垂直相関性の高低について判断し、該判断結果に応じた信号を切換部に送出してその切換制御を行なう制御部を設け、制御部によって相関性が高いと判断されたときに切換部において第1、第2の遅延信号が選択されないようにし、相関性が低いと判断されたときに本信号又は第2の遅延信号と第1の遅延信号との差

1を示すものである。

(a. 回路構成) [第1図]

図中2は信号入力端子であり、再生 Y 信号 Y_1 が入力される。

3_1 、 3_2 は1H遅延線であり、前段の1H遅延線 3_1 によって信号 Y_1 に関して1H遅れた信号（これを「 Y_{1H} 」と記す。）が得られ、後段の1H遅延線 3_2 によって Y_{1H} よりさらに1H遅れた信号（これを「 Y_{2H} 」と記す。）が得られるようになっている。

尚、記録時において Y/C 分離用の3ラインくし型フィルタが設けられている場合には、このような1H遅延線 3_1 、 3_2 を共用することができる。

4、5は減算器であり、その一方4には信号 Y_1 と Y_{1H} が入力され、ここで差信号 $Y_1 - Y_{1H}$ （= Y_{01} とする。）が作られ、他方5には信号 Y_{1H} と Y_{2H} が入り、ここで差信号 $Y_{1H} - Y_{1H}$ （= Y_{21} とする。）が作られる。

そして、これら減算器4、5によって得られた差信号 Y_{01} や Y_{21} はスイッチ素子6の入力側端子6a、6bに各別に送出されると共に後述する制御ロジック部に送出されるようになっている。

7はスイッチ素子6の後段に設けられたスイッチ素子であり、2つの入力側端子7a、7bのうち一方7aが上記スイッチ素子6の出力側端子6cに接続され、他方7bはその電位がゼロとされている。そして、スイッチ素子7の出力側端子7cから得られる信号が垂直相関性の低いノイズ成分（これを「 Y_N 」と記す。）と見なされる。

8は制御ロジック部であり、減算器4、5からの差信号に基づいて3ライン信号 Y_1 、 Y_{1H} 、 Y_{2H} の信号レベルについての相対的な大小関係を検出し、これによって垂直相関性の高低を判断するために設けられている。そして、判断結果に応じて以下に示すようなアルゴリズム(1)、(2)に従ってスイッチ素子6、7に切換信号を送出し、信号選択に係る制御を司っている。

$V_2 - V_1$ ）を持った信号がスイッチ素子6から取り出されるように制御する。そして、スイッチ素子7に切換信号 S_7 を送出してその接点を7a側に切換える。

即ち、 $V_1 < V_0 < V_2$ 、 $V_0 < V_2 < V_1$ 、 $V_1 < V_2 < V_0$ 、 $V_2 < V_0 < V_1$ の場合には $|V_1 - V_0|$ と $|V_1 - V_2|$ とを比べて差の小さい方の差信号が選択されるようにスイッチ素子6に切換信号 S_6 が送出される。

この制御ロジック部8は、例えば、第1図に示すように符号検出部8aと比較部8bとから構成される。

符号検出部8aには減算器4、5からの差信号 Y_{01} 、 Y_{21} が入力される差信号のレベルに関する符号（正負）を検出し、3ライン信号 Y_1 、 Y_{1H} 、 Y_{2H} のレベルがアルゴリズム(1)に従う関係にあるかどうかを判断するために設けられている。即ち、 $\Delta V_{01} = V_0 - V_1$ 、 $\Delta V_{21} = V_2 - V_1$ とした場合、 ΔV_{01} と ΔV_{21} の符号が一致しない

(1)垂直相関性が高く遅延信号 Y_{1H} の信号レベルが信号 Y_1 のレベルと遅延信号 Y_{2H} のレベルとの間の値である場合にはスイッチ素子7においてゼロ電位の7b側に接点が接続されるように信号（これを「 S_7 」を記す。）をスイッチ素子7に送出する。

即ち、信号 Y_1 、 Y_{1H} 、 Y_{2H} のレベルを各々 V_0 、 V_1 、 V_2 としたとき、 $V_0 < V_1 < V_2$ 又は $V_0 > V_1 > V_2$ の関係にあるときには信号 S_7 によって選択される信号レベルがゼロとなる。

(2)垂直相関性が低く信号 Y_{1H} のレベルが信号 Y_1 のレベルと信号 Y_{2H} のレベルとの間にならない場合には、スイッチ素子6に信号（これを「 S_6 」と記す。）を送出して、信号 Y_1 、 Y_{2H} のうちそのレベルが信号 Y_{1H} のレベル V_1 に近い方と Y_{1H} とのレベル差（ $V_0 - V_1$ 又は

$V_2 - V_1$ ）をを持った信号がスイッチ素子6から取り出されるように制御する。そして、スイッチ素子7に切換信号 S_7 を送出してその接点を7a側に切換える。

例えば、 ΔV_{01} と ΔV_{21} との符号が一致しないときに信号 S_7 が「1」とされ、スイッチ素子7の接点が7bに切り換わるようになっている。また、 ΔV_{01} と ΔV_{21} との符号が一致する場合には、信号 S_7 が「0」になり、スイッチ素子7の接点が7a側に切り換わるようになっている。

比較部8bは差信号レベルの絶対値 $|\Delta V_{01}|$ と $|\Delta V_{21}|$ との大小関係に基づいてアルゴリズム(2)に係る処理を行ない、判断結果に応じた信号 S_6 をスイッチ素子6に送出するようになっている。

例えば、比較部8bによって $|\Delta V_{21}| > |\Delta V_{01}|$ と判断された場合には信号 S_6 の論理レベルが「1」とされ、スイッチ素子6の接点が

6 a 側となり、差信号 Y_{01} が選択される。また、 $|\Delta V_{21}| < |\Delta V_{01}|$ の場合には、信号 S_a が「0」となり、スイッチ素子 6 の接点が 6 b 側に切り換わり、差信号 Y_{21} が選択される。

こうして、スイッチ素子 7 の出力端子 7 c から得られた信号は、リミッター 9 を介してアッテネータ 10 に送出される。

アッテネータ 10 では信号レベルの調整を行うために設けられており、例えば、スイッチ素子 6 において選択された差信号 ΔV_{01} 又は ΔV_{21} にレベル対してその片程度のレベルにする等の処理が適宜行なわれる。

11 は出力段に設けられた減算器であり、1 H 遅延線 3 からの遅延信号 Y_{1H} や、アッテネータ 10 の出力信号が入力されるようになっており、信号 Y_{1H} からアッテネータ 10 の出力信号を差し引いた信号（これを「 Y_0 」とする。）が信号出力端子 12 に送出される。

(b. 動作) [第 2 図]

また、アルゴリズム (2) に関しては、符号検出部 8 a によって、信号レベル V_1 が V_0 と V_2 との間でないことが判断され、信号 S_y が「0」となり、スイッチ素子 7 の接点が 7 a 側となる。

そして、比較部によって信号レベル V_0 、 V_2 のうちどちらが V_1 に近いかが判断され、その結果によって信号 S_a の論理レベルが規定される。

例えば、第 2 図 (B) のように、 $V_1 > V_2 > V_0$ の場合には、符号検出部 8 a によって $\Delta V_{01} < 0$ 、 $\Delta V_{21} < 0$ が検出され、両者の符号が一致すると判断されるので、信号 S_y の論理レベルは「0」となる。そして、比較部 8 b では $|\Delta V_{01}| > |\Delta V_{21}|$ から、 V_2 の方が V_1 に近いと判断されるため、信号 S_a が「0」となる。

よって、差信号 Y_{21} の方がノイズ成分 Y_N として、リミッター 9、アッテネータ 10 を介して減算器 11 に送出される。そして、減算器 11 では

しかして、上記 3 ラインくし型フィルタ 1 の動作は以下のようにしてゐられる。

先ず、アルゴリズム (1) に関しては、符号検出部 8 a によって信号レベル V_1 が V_0 と V_2 との間の値であると判断されると、符号検出部 8 a からスイッチ素子 7 に送られる信号によってスイッチ素子 7 の出力信号のレベルがゼロとなる。

例えば、第 2 図 (A) のように、横軸に遅延時間を取り、縦軸に信号レベルをとって表わしたときに、信号レベル V_0 、 V_1 、 V_2 の関係が「○」で示すように $V_0 < V_1 < V_2$ となっているような場合を考える。

この場合には、符号検出部 8 a によって $\Delta V_{01} < 0$ 、 $\Delta V_{21} > 0$ より、符号の不一致が判断され、信号 S_y が「1」となる。これによってスイッチ素子 7 の出力信号レベルがゼロとなるため、3 ラインくし型フィルタ 1 の出力信号 Y_0 としては、減算器 11 を経た 1 H 遅延信号 Y_{1H} がそのまま出力される。

信号 Y_{1H} からノイズ成分が除去されることになる。

以上のような処理内容を表形式にまとめたものが下表 1 である。

表 1

ΔV_{01}	ΔV_{21}	$ \Delta V_{01} - \Delta V_{21} $	S_0	S_2	Y_N
\oplus	\oplus	\oplus	0	0	Y_{21}
\oplus	\oplus	\ominus	1	0	Y_{01}
\oplus	\ominus	-	-	1	ϕ
\ominus	\oplus	-	-	1	ϕ
\ominus	\ominus	\oplus	0	0	Y_{21}
\ominus	\ominus	\ominus	1	0	Y_{01}

尚、表1中「 \oplus 」は信号レベル差が正であることを示し、「 \ominus 」は信号レベル差が負であることを示しており、「-」は不定を意味し、また、ノイズ成分 Y_N に関する「 ϕ 」は信号レベルがゼロであることを意味している。

(c. アルゴリズムに関する変形例)

上記3ラインくし型フィルタ1において採用されたアルゴリズム(1)、(2)は本発明3ラインくし型フィルタに係る唯一のものではなく、例えば前述したアルゴリズム(1)と、次に示すようなアルゴリズム(2')を採用しても良い。

(2') 信号 Y_{1H} のレベル V_1 が V_0 と V_2 との間にない場合には、信号 Y_1 、 Y_{2H} のうち、そのレベルが V_1 から遠い方との差に応じたレベルの信号がノイズ成分 Y_N として用いられるように制御する。

即ち、アルゴリズム(2)では、 V_0 、 V_2 の

うち V_1 に近い方とのレベル差が選択されるようにしたが、逆に V_1 から離れた方とのレベル差を選択して、これをノイズ成分 Y_N として採用するというであり、具体的には3ラインくし型フィルタ1における比較部8bの論理を逆にすれば良く、このときの処理内容を表形式にすると下表2のように示すことができる。

表 2

ΔV_{01}	ΔV_{21}	$ \Delta V_{01} - \Delta V_{21} $	S_0	S_2	Y_N
\oplus	\oplus	\oplus	1	0	Y_{01}
\oplus	\oplus	\ominus	0	0	Y_{21}
\oplus	\ominus	-	-	1	ϕ
\ominus	\oplus	-	-	1	ϕ
\ominus	\ominus	\oplus	1	0	Y_{01}
\ominus	\ominus	\ominus	0	0	Y_{21}

また、別の例としては上記アルゴリズム(2')と以下に示すアルゴリズム(1')とを組み合わせることも可能である。

(1') 信号 Y_{1H} のレベル V_1 がレベル V_0 と V_2 との間にある場合には信号 Y_1 、 Y_{2H} のうちそのレベルが V_1 に近い方と信号 Y_{1H} とのレベル差に応じたレベルの信号がノイズ成分 Y_N として選択されるように制御する。

即ち、アルゴリズム(2)では信号の垂直相関性が低い場合に適用していた処理を、垂直相関性の高い場合に適用し、垂直相関性が低い場合にはこれよりさらにノイズ除去が得られるようにくし型フィルタを深くかけるようアルゴリズム(2')を採用する場合である。

このときには、スイッチ素子7は不要となり、スイッチ素子5の出力信号がリミッター9に送出されるようにすれば良いが、制御ロジック部8には符号検出部8aの出力信号 S_7 や比較部8bの

出力信号 S_6 の論理レベルに応じてスイッチ素子6への切換信号(これを「S」とする。)を送出する回路部を設ける必要がある。

信号Sが「0」のときに信号 Y_{01} がスイッチ素子において選択され、信号Sが「1」のときに信号 Y_{21} が選択されるものとする、表3に示すように信号Sとしては信号 S_6 、 S_7 との排他的論理和をとれば良いことがわかる。

表 3

ΔV_{01}	ΔV_{21}	$ \frac{\Delta V_{01}}{\Delta V_{21}} $	S_6	S_7	S	Y_N
⊕	⊕	⊕	0	0	0	Y_{01}
⊕	⊕	⊖	1	0	1	Y_{21}
⊕	⊖	⊕	0	1	1	Y_{21}
⊖	⊖	⊖	1	1	0	Y_{01}
⊖	⊕	⊖	0	1	1	Y_{21}
⊖	⊖	⊖	1	1	0	Y_{01}
⊖	⊖	⊕	0	0	0	Y_{01}
⊖	⊖	⊖	1	0	1	Y_{21}

(4. 作用)

上記した3ラインくし型フィルタ1にあっては、制御ロジック部8において3ライン信号 Y_1 、 Y_{1H} 、 Y_{2H} のレベルについての大小関係から垂直相関性の高低を判断し、垂直相関性が高いときに比べて相関性の低いときの方が切換部においてノイズ成分 Y_N と見なされる信号レベル差が大きくなるように制御しているので、くし型フィルタによるノイズ除去の効果の向上と、縦だれ等の弊害の軽減とを両立させることができる。

(G. 発明の効果)

以上に記載したところから明らかなように、本発明3ラインくし型フィルタは、信号入力端子から入力された映像信号が第1及び第2の遅延線を経ることによって映像信号の本信号に関して水平走査周期の時間間隔をもって遅延された第1及び第2の遅延信号が得られるようにすると共に、本信号と第1の遅延信号との差信号を得るための第

1の減算器と、第1の遅延信号と第2の遅延信号との差信号を得るための第2の減算器と、第1又は第2の減算器の出力信号を選択したりあるいはこれらの信号が出力されないように切換えを行なう切換部と、切換部において選択された信号が入力される振幅制限回路と、振幅制限回路の出力信号が入力されるレベル調整回路と、第1の遅延信号とレベル調整回路の出力信号との差信号を得てこれを信号出力端子に送出する第3の減算器とを備えた3ラインくし型フィルタであって、本信号、第1及び第2の遅延信号の3者間における信号レベルの大小関係にもとづいて垂直相関性の高低について判断し、該判断結果に応じた信号を切換部に送出してその切換制御を行なう制御部を設け、制御部によって相関性が高いと判断されたときに切換部において第1、第2の遅延信号が選択されないようにし、相関性が低いと判断されたときに本信号又は第2の遅延信号と第1の遅延信号との差信号が選択されるように制御するか、又は、相関性が高い場合には本信号と第2の遅延信

号のうち、そのレベルが第1の遅延信号のレベルに近い方と第1の遅延信号との差信号が選択されるように、相関性が低い場合には本信号と第2の遅延信号のうち、そのレベルが第1の遅延信号のレベルから遠い方と第1の遅延信号との差信号が選択されるように制御を行なうことを特徴とする。

従って、本発明によれば、制御部によって3ライン信号のレベルから垂直相関性の高低が判断され、相関性が低いときのみくし型フィルタが深くかかるようにすることができ、縦だれ等の弊害を伴なうことなくノイズ除去の効果を高めることができる。

尚、本発明は輝度信号に限らず、クロマ信号(但し、位相反転処理を要す)についても応用することができる。

4. 図面の簡単な説明

第1図及び第2図は本発明3ラインくし型フィルタの実施の一例を示すもので、第1図は回路ブ

ロック図、第2図は処理手順の一例に関する説明図であり、(A)はY信号に関する垂直相関性が高い場合、(B)は垂直相関性が低い場合を示しており、第3図は従来のくし型フィルタの一例を示す回路ブロック図である。

Y_{2H}・・・第2の遅延信号


出願人 ソニー株式会社
代理人弁理士 小松 花 治




符号の説明

- 1・・・3ラインくし型フィルタ、
- 2・・・信号入力端子、
- 3₁・・・第1の遅延線、
- 3₂・・・第2の遅延線、
- 4・・・第1の減算器、
- 5・・・第2の減算器、
- 6、7・・・切換部、 8・・・制御部、
- 9・・・振幅制限回路、
- 10・・・レベル調整回路、
- 11・・・第3の減算器、
- 12・・・信号出力端子、
- Y₁・・・本信号、
- Y_{1H}・・・第1の遅延信号、


- 1...3ラインくし型フィルタ
 2...信号入力端子
 31...第1の遅延線
 32...第2の遅延線
 4...第1の減算器
 5...第2の減算器
 6、7...切替部
 8...制御部
 9...振幅制限回路
 10...レベル調整回路
 11...第3の減算器
 12...信号出力端子
 Y_1 ...本信号
 Y_{2H} ...第1の遅延信号
 Y_{2L} ...第2の遅延信号




回路ブロック図
第1図



説明図
(垂直相関性が高い場合)
第2図(A)



説明図
(垂直相関性が低い場合)
第2図(B)



回路ブロック図
(従来例)
第3図